

دورة الفصل الأول السنة الرابعة ميكرومني  
العام، السنة الدراسية العام 2021-2022

### حل المطالع التزيل (15 درجة)

#### - حل المطلب الأول (١٥) :

نقدم لهذه المراجعة للحكم حالة البوابة.

- تقوم بتحويل الالسترات المنطقية إلى اشارات فدرية تعميمية.

مثلاً  $t_6$  انفرانز سور

- تقوم بتحويل جمه من عمود  $t_6 +$  خلاله انفراز سور  $t_6$  on

وجمه صفر سلب  $t_6$  - خلاله انفراز سور  $t_6$  off

- الحكم بالنسبة  $t_6$  /  $t_6$  لتحقق ما داخل الناشر الكتروني فـ  $t_6$  هي

- الحكم بالنسبة  $t_6$  /  $t_6$  لتحقق حالة الانفراز  $t_6$  الدائم للرانز سور

وبالتالي تؤدي إلى قدر يسمى انطهار كامل للنظام.

#### حل المطلب الثاني (١٥) :

- عادة يتم تضليل الرانز سور من النوع (IGBT) في حالة الاجتياح

- إذا تم تيار حمل أكبر من التيار القاعدي بثلاثة إلى أربع مرات  
وبالتالي ينتقل الجهد إلى منطق عدم ال拉斯.


- في القياس التقليدي للجهد ( $V_{CE(on)}$ ) يتم مقارنة ( $COMP$ )  
ل يقوم بمقارنة جهد  $t_6$ : الجهد على الرانز سور ( $V_{CE}$ ) والجهد ( $V_{reg}$ ) ثابت.

- عند تضليل دائرة القيادة التحرير (Turn-on) من الممكن خلق معبر

التيار  $I_{desat}$  تضليل حيث يتم تحديد المقاومة ( $C_{6I}$ ) للتيار ( $I_{desat}$ )

خلال ثابت زمني كـ  $t_6$  بالفلاقة:

$$t_6 = C_{6I} \cdot \frac{U_{reg}}{I_{desat}}$$



بعد الغترة الزمنية  $t_6$  يتحقق الجهد المطلوب


على الدخل الوجه المقادير:

$$U_{comp} = U_{derat} = U_{CE} + U_F + R_1 \cdot I_{desat}$$

ما نقصت هنا الجبهة أقل من الحجم المريح المطبوع على الرحل الثالث  
للتقارن، هنا يعني أنه لا يوجد دائرة قصر وتنقل في الحالات الطبيعية  
ـ إذا ارتفعت قيمة الجبهة فـاء خلال دورة العمل وكانت النتيجة  
أربى تجاوزت قيمة الجبهة المريحة فإن دائرة الفيارة والتحقق تحصل  
خطأ تؤدي إلى فصل الدارة


### حل الطلب الثالث (٤ -)

خطط مبسط في نظام هنا في عام :




### حل الحال الثاني (٢٠ درجة)

حل الطلب الرابع:




طلب الثاني :

مخطط ملائمة و مفيدة بين  
النحوتين :  
ـ مدارج القبالة عالي  
ـ مدارج المعاوقة عالي





: الاجماع - 2



٤- القناة المفتوحة من حيث التسلسل:



مخرج كل بلوك متكون على:



٥- القناة المفتوحة للبرمجة:

مخرج كل بلوك متكون منه الترتيب:

التالي:



حل السؤال الرابع (١٨ درجة)

```

Library IEEE;
Use IEEE.STD_LOGIC_1164.ALL;
entity Test_fsm is
  Port( reset, CLK: in STD_logic;
        input: in STD_logic_Vector(1 downTo 0);
        output: out STD_logic_Vector(1 downTo 0));
end Test_fsm;
architecture behavioral of Test_fsm is
  Type state_available is (A,B,C,D,E,F);
  Signal present_state, next_state: state_available;
begin
  
```

```

process(clk,reset)
begin
  if(reset == "1") then
    resent_state <= A;
  elsif(clk'event and clk = "1") then
    resent_state <= next_state;
  end if;
end process;

process(present_state,input)
begin
  cas present_state is
    when A =>
      if(input = "01") then
        output <= "01";
        next_state <= B;
      elsif(input = "10") then
        output <= "10";
        next_state <= D;
      elsif(input = "11") then
        output <= "11";
        next_state <= F;
      else
        output <= "00";
        next_state <= A;
      end if;
    when B =>
      if(input = "00") then
        output <= "00";
        next_state <= C;
      elsif(input = "10") then
        output <= "10";
        next_state <= E;
      elsif(input = "01") then
        output <= "01";
        next_state <= A;
      else
        output <= "00";
      end if;
    when C =>
      if(input = "00") then
        output <= "00";
        next_state <= D;
      elsif(input = "10") then
        output <= "10";
        next_state <= F;
      elsif(input = "01") then
        output <= "01";
        next_state <= A;
      else
        output <= "00";
      end if;
    when D =>
      if(input = "00" or input = "01" or input = "10") then
        output <= "11";
        next_state <= F;
      elsif(input = "01") then
        output <= "01";
        next_state <= A;
      else
        output <= "00";
      end if;
  end cas;
end process;

```

```

next_state <= D ;
end if ;

```

```

when E =>
  if (input = "11" or input = "10") then
    output <= "1111"
    next_state <= F;
  elsif (input = "01") then
    output <= "01";
    next_state <= A;
  else
    output <= "00";
    next_state <= E;
  end if;

```

when F =>

```

    if (input = "01" or input =
      output <= "10";
      next_state <= A;
    elsif (input = "11") then
      output <= "11";
      next_state <= B;
    else
      output <= "00";
      next_state <= F;
    end if;
  end case;
end process;
end behavioral;

```

### حل المطلب الأول (17>)

حل المطلب الأول:

- يجب أن يكون جمجمة المترددة 1200V وائل من ذلك يمكن  
استخدام نوع من انواع طارات القيادة والتحكم.

خطوات :

1. يجب تطبيق اشارات فتح على كل من فرانزستورات AX-1A-5

عن طريق ادخال فتح على AX-5 منطقى يطبق على بوابة الترانز

AX-5 استطاعة قدر 15V.

اما تطبيق AX-5 فتح على BX-5 فتح (1) منطقى سوف تكون فتح

المرحلة قدر 24V حيث انها غير آمنة.


- عند ما يكون مستوى 18V على المقطورة على AX (0) منطقى تكون مزدوج الموج


(0) منطقى ينبع خارج الموجة فلذلك وبالتالي يطبق على بوابة الترانزستور

حيث سالب (-8V) يجب تغيير مكثفات دارات الانتقال إلى حالة العلة.

حل المطلب الثاني:

تردد التسليط 500 KHz  
قباقيع T = 2 μs





VHDL : (B) upcounter

```
library IEEE;
use IEEE.STD_Logic_1164.all;
entity TLF_Gener is
    port(CLK: in std_logic;
         RST: in std_logic;
         AX: out std_logic;
         BX: out std_logic);
end entity TLF_Gener;
```

architecture Behavioral of testgenerator is

component sig\_genA

port(

CLK: in std\_logic,

RST: in std\_logic,

AX: out std\_logic);

end component;

;

st sig\_gen A: sig\_genA port map(

CLK => CLK,

RST => RST,

AX => AX);


sig\_genB: sig\_genA port MAP()

=> CLK,

=> RST,

=> BX);

Behavioral



ملاحظة

ملاحظة

ملاحظة