

حل السؤال الاول ( 15 درجة )

حل السؤال الاول ( 15 ) :


- تقدم هذه الارسال للتحكم بحالة البوابه .
- تقوم بتحويل الاشارات للمنطقه الى اشارات قدره تحكم بقا في اخلاله الترانزستور
- تقوم بتوليد جهد مستمر  $V_{CE}$  + خلال اخلاله الترانزستور Turn on
- و جهد مستمر سالب  $-V_{GE}$  - خلال فتح الترانزستور Turn off
- التحكم بالنسبة  $di/dt$  لتجنب مشاكل السطح الاكسدة وضمان طين
- التحكم بالنسبة  $dv/dt$  لتجنب حالة الاخلاله الدائم للترانزستور
- وبالتالي تؤدي الى قهر سبب اضرار كامل للنظام .

حل السؤال الثاني ( 15 ) :

- عادة يتم تشغيل الترانزستور من النوع (IGBT) في حالة الاضباع
- اذا مر تيار حمل أكبر من التيار العادي بثلاث الى أربع مرات
- وبالتالي ينتقل الجهد الى منطقة عدم الاضباع .
- في القياسات التقليدية يتم للجهد  $(V_{CEsat})$  يتم مقارنته (Comp)
- يقوم بمقارنته جده من : الاول الجهد عبر الترانزستور  $(V_{CE})$  والثاني
- عبارة عن جده مرجعي  $(V_{reg})$  ثابت .
- عند ما تلتحق دائرة القيادة للسر (Turn-on) من المتحكم فإن معيار
- القياس يتم تشغيله حيث يتم شحن المكثف  $(C_{bi})$  لتيار  $(I_{desat})$
- خلال ثابت زمني محدد بالعلاقة :

$$t_b = C_{bi} \cdot \frac{V_{reg}}{I_{desat}}$$

لعب الفترة الزمنية  $t_{BI}$  الجهد الجهد العظمى  
 على الدخل الموجب للمقارنته :




[1]  $U_{comp} = U_{Desat} = U_{CE} + U_E + R_1 \cdot I_{Desat}$

ما قيمته لهذا المحب أقل من المحب المرغوب الطبيعي على الدخل السالب  
 للتمارين هذا يعني أنه لا يوجد دائرة قصر وتعمل في الحالة الطبيعية  
 - إذا ارتفعت قيمته المحب فحالة خلال دورة العمل وكانت النتيجة  
 أنه تجاوزت قيمته المحب المرغوب فإن دائرة القيادة والتمكين تجعل  
 خطأ تؤدي إلى فصل الدارة


### حل الطلب الثالث (4 >)

خطط صندوق لنظام ضاهي عام :




### حل السؤال الثاني (20 > صحت)

حل الطلب الاول:




طلب الثاني :

المركبة المبراشية 3 محركات وبالتالي رسمه العتبات كالتالي  
 رسم دائرة القيادة كالتالي :





2. مركبة التبراش :



دالة الفيا دة الخا صة الجولء مة ضرورء السفل :



مبء كل بلوك مكو ن مابء :



دالة الفيا دة الخا صة لمرصء للمبر :

مبء كل بلوك مكو ن مة الترانزستورء

التالىء :



حل السؤال التالىء (18 دوجء)

```

Library IEEE;
Use IEEE.Std_Logic_1164.All;
entity Test_fsm is
port (reset, clk: in std_logic;
      input: in std_logic_vector(1 downto 0);
      output: out std_logic_vector(1 downto 0));
end Test_fsm;
architecture Behavioral of Test_fsm is
Type state_available is (A, B, C, D, E, F);
Signal present_state, next_state: state_available;
begin

```

```

process(clk, reset
begin
  if reset = '1' then
    reset_state <= A;
  elsif (clk'event and clk = '1') then
    reset_state <= next_state;
  end if;
end process;
process (present_state, input)
begin

```

```

  case present_state is
    when A =>
      if (input = "01") then
        output <= "01";
        next_state <= B;
      elsif (input = "10") then
        output <= "10";
        next_state <= D;
      elsif (input = "11") then
        output <= "11";
        next_state <= F;
      else
        output <= "00";
        next_state <= A;
      end if;

```

```

    when B =>
      if (input = "00") then
        output <= "00";
        next_state <= C;
      elsif (input = "10") then
        output <= "10";
        next_state <= D;
      elsif (input = "01") then
        output <= "11";
        next_state <= E;

```

```

      else
        output <= "11";
        next_state <= B;
      end if;

```

```

    when C =>
      if (input = "00") then
        output <= "00";
        next_state <= D;
      elsif (input = "10") then
        output <= "10";
        next_state <= F;
      elsif (input = "01") then
        output <= "11";
        next_state <= A;
      else
        output <= "01";
        next_state <= C;
      end if;

```

```

    when D =>
      if (input = "00" or input = "01" or input = "10") then
        output <= "11";
        next_state <= F;
      elsif (input = "01") then
        output <= "01";
        next_state <= A;
      else
        output <= "00";

```

```

next_state <= D ;
end if ;

```

```

when E =>
  if (input = "11" or input = "10") then
    output <= "11" ;
  next_state <= F ;
  elsif (input = "01") then
    output <= "01" ;
  next_state <= A ;
  else
    output <= "00" ;
  next_state <= E ;
  end if ;

```

```

when F =>
  if (input = "01" or input =
    output <= "10" ;
  next_state <= A ;
  elsif (input = "11") then
    output <= "11" ;
  next_state <= B ;
  else
    output <= "00" ;
  next_state <= F ;
  end if ;
end case ;
end process ;
end Behavioral ;

```

حل السؤال الرابع (17 درجة) :

حل الطلب الأول :


-- يجب أن يكون جهد الشبكة للتردد 1200V وأقل من ذلك يمكن استخدامه أين نوع من أنواع طارات القيادة والتحكم .  
 مبدأ العمل :


1- يجب تطبيق إشارات تحكم على كل من قرانز ستورات الأجزاء AX و BX عند تطبيق الأجزاء 5-5 تحكم على AX قيمته (1) منطبق يطبق على بوابة الترانز الأجزاء 5-5 استطاعة قيمته 15V .  
 أما تطبيق الأجزاء 5-5 تحكم أخرى على BX قيمته (1) منطبق سوف يكون خرج هذه المرحلة فتوتر دخل يمكنه أن يمر أي تيار .

- عندما يكون مستوى الأجزاء 5 المطبق على AX (0) منطبق يكون خرج المرحلة فتوتر دخل يمر أي تيار بينما عندما يكون مستوى الأجزاء 5 المطبق على BX (0) منطبق يكون خرج المرحلة فتوتره وبالتالي يطبق على بوابة الترانز ستور عند سالب (-8V) بسبب تغريب مكثفات الانتقال التي حالة التطلع .

حل الطلب الثاني :

تردد التبديل 500 kHz  
 وثباته T = 2 μs





حدا الطب (A) : حد الطب (B)


VHDL : حد الطب (B)

حد الطب (C) :

```

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity TLFGenerator is
    port (clk: in std_logic;
          rst: in std_logic;
          Ax: out std_logic;
          Bx: out std_logic);
end TLFGenerator;

```



Structure Behavioral of testgenerat

Component sig\_genA

```

port (
    clk: in std_logic;
    rst: in std_logic;
    Ax: out std_logic);
end component;

```

```

sig_genA: sig_genA port map (
    clk => clk,
    rst => rst,
    Ax => Ax);

```

```

sig_genB: sig_genA port map (
    clk => clk,
    rst => rst,
    Ax => Bx);

```

Behavioral

اعداد فرقة المختبر